Компьютерное моделирование воздействия электростатических разрядов на мощные МОП-транзисторы с учетом влияния емкости печатной платы::Журнал СА 9.2018
www.samag.ru
     
Поиск   
              
 www.samag.ru    Web  0 товаров , сумма 0 руб.
E-mail
Пароль  
 Запомнить меня
Регистрация | Забыли пароль?
О журнале
Журнал «БИТ»
Подписка
Где купить
Авторам
Рекламодателям
Магазин
Архив номеров
Вакансии
Контакты
   

ЭКСПЕРТНАЯ СЕССИЯ 2019


  Опросы

Какие курсы вы бы выбрали для себя?  

Очные
Онлайновые
Платные
Бесплатные
Я и так все знаю

 Читать далее...

1001 и 1 книга  
28.05.2019г.
Просмотров: 518
Комментарии: 1
Анализ вредоносных программ

 Читать далее...

28.05.2019г.
Просмотров: 645
Комментарии: 1
Микросервисы и контейнеры Docker

 Читать далее...

28.05.2019г.
Просмотров: 509
Комментарии: 0
Django 2 в примерах

 Читать далее...

28.05.2019г.
Просмотров: 413
Комментарии: 0
Введение в анализ алгоритмов

 Читать далее...

27.03.2019г.
Просмотров: 1001
Комментарии: 0
Arduino Uno и Raspberry Pi 3: от схемотехники к интернету вещей

 Читать далее...

Друзья сайта  

Форум системных администраторов  

sysadmins.ru

 Компьютерное моделирование воздействия электростатических разрядов на мощные МОП-транзисторы с учетом влияния емкости печатной платы

Архив номеров / 2018 / Выпуск №9 (190) / Компьютерное моделирование воздействия электростатических разрядов на мощные МОП-транзисторы с учетом влияния емкости печатной платы

Рубрика: Наука и технологии

Без фото КОНСТАНТИНОВ Ю.А., Национальный исследовательский университет «Высшая школа экономики» (НИУ ВШЭ), YKonstantinov@hse.ru

Без фото ГОРЛАНОВ Е.С., Национальный исследовательский университет «Высшая школа экономики» (НИУ ВШЭ), egorlanov.s@yandex.ru

Без фото ПОЖИДАЕВ Е.Д., Национальный исследовательский университет «Высшая школа экономики» (НИУ ВШЭ), EPozhidaev@hse.ru

Без фото ТУМКОВСКИЙ С.Р., Национальный исследовательский университет «Высшая школа экономики» (НИУ ВШЭ), STumkovskiy@hse.ru

Компьютерное моделирование
воздействия электростатических разрядов на мощные МОП-транзисторы с учетом влияния емкости печатной платы

Выполнено компьютерное моделирование воздействия электростатических разрядов (ЭСР) на мощные МОП-транзисторы серии IRF. Исследовано влияние емкости печатной платы на напряжение затвор – исток транзисторов. Показано, чточем меньше величина емкости затвор – исток транзистора, тем больше возрастает напряжение затвор – исток при увеличении емкости печатной платы. Установлена связь между напряжением разряда, при котором происходит пробой подзатворного оксида, и емкостью печатной платы. Показано, что мощным МОП-транзисторам, имеющим незначительные емкости затвор – исток, следует предусматривать схемотехническую защиту от ЭСР с использованием защитных TVS-диодов

Моделирование процессов воздействия на радиоэлектронную аппаратуру позволяет не прибегать к дорогостоящим испытаниям, существенно укорачивает время проектирования и поэтому представляется весьма эффективным.

Высокая чувствительность современной радиоэлектронной аппаратуры к электростатическим разрядам обусловливает появление обратимых и катастрофических ее отказов при воздействии этих разрядов на ее компоненты [1]. Это в первую очередь касается твердотельных интегральных микросхем [2], и особенно микросхем, выполненных по КМОП-технологии [3].

На уровне компонента, обычно называемом уровнем устройства, проводится тестирование, заключающееся в нахождении максимально возможной величины импульса, при которой этот компонент еще продолжает исправно функционировать [4]. При этом обычно имитируется ситуация, при которой заряженное устройство разряжается в результате контакта с заземленным проводником (модель заряженного устройства – CDM) [5].

Протестированные электронные компоненты используются в составе радиоэлектронной системы. Они соединены проводниками и размещаются на печатных платах. Производители таких систем также тестируют выпускаемую радиоэлектронную систему на воздействие ЭСР [6].

Естественно, что на системном уровне как компоненты, так и печатные платы оказывают непосредственное влияние на стойкость системы к воздействию ЭСР. Поэтому условия тестирования на уровне системы гораздо жестче, чем науровне компонента.

При конструировании радиоэлектронной системы необходимо принимать во внимание, что учитывать возможное влияние печатных плат на помехозащищенность компонентов и системы необходимо как на конструкторском, так и насхемотехническом уровне.

В работах [7, 8] показано, что устранить возникновение ЭСР при заряжении диэлектриков можно легко при использовании композитных диэлектриков с контролируемой проводимостью. Для этого необходимо целенаправленно увеличить темновую проводимость полимерного диэлектрика введением определенного количества мелкодисперсной графитированной сажи, или металлического порошка.

Было найдено, что при удельной объемной проводимости диэлектрика порядка 10-10 Ом-1·м-1 в результате увеличения стока и перераспределения, возникающего в диэлектрике заряда, последний не будет накапливаться до опасных величин, приводящих к разряду. Использование таких диэлектриков в составе печатных плат типичных приборов цифровой и аналоговой электроники показало, что при увеличении удельной объемной проводимости вплоть до γ = 2∙10-7 Ом-1·м-1 изменения их характеристик не наблюдалось. Это обусловливает возможность их применения в печатных платах для защиты от поражающего действия факторов электризации на конструкторском уровне.

МОП-транзисторы – это наиболее распространенные элементы интегральных схем. Их быстродействие зависит не только от емкости затвор – исток и затвор – сток, но и связано с наличием паразитных емкостей: емкости контактных площадок, емкости перекрытия и емкости металлизации печатной платы [9]. Последняя емкость может играть существенную роль в выходе из строя транзистора при ЭСР. Так, в [10] было показано, что статический потенциал порядка 100 Взаряженной печатной платы в результате последующего ЭСР может привести к отказу компонента РЭА.

Такого рода исследования привели к появлению новой модели заряжения, источником разряда в которой является заряженная печатная плата – CBM (Charged board model) [11]. Ее можно рассматривать как частный случай модели заряженного устройства (CDM – Charged-Device Model), когда принимается во внимание не только заряженный компонент аппаратуры, но и печатная плата, на которой он смонтирован.

Когда компонент находится вблизи металлического заземленного предмета, между ним и этим предметом возникает электрический разряд. При этом заряд на диэлектрическом корпусе компонента через вывод транзистора стекает на землю, и металлический предмет стекает на землю. В этот момент между выводами транзистора возникает электрический разрядный импульс с достаточно высокой амплитудой напряжения. Когда вызванная импульсом разность потенциалов между затвором и истоком достигает напряжения пробоя, происходит пробой подзатворного оксида. Для МОП-транзисторов серии IRF напряжение пробоя оксида согласно данным фирмы-производителя составляет 75-80 В [12].

В настоящей статье излагаются результаты компьютерного моделирования воздействия электростатических разрядов на ряд мощных МОП-транзисторов из серии IRF с целью выявления влияния емкости печатных плат, на которые монтируются эти транзисторы, на напряжение затвор – исток и, соответственно, на отказы, связанные с пробоем подзатворного оксида.

Эти МОП-транзисторы, обладая прочной конструкцией и низким сопротивлением, обеспечивают высокую скорость переключения и используются в качестве регуляторов переключения, драйверов двигателей, реле, а также драйверов высокомощных биполярных транзисторов.

Для исследования нами были выбраны N-канальные мощные транзисторы IRF-7201, IRF-520 и IRF-510, имеющие отличающиеся емкости затвор – исток Cgs: 450 пФ [13], 305 пФ [14] и 155 пФ [15] соответственно.

При разработке соответствующей компьютерной модели использовался подход, развитый в работах [16] и [17], касающийся методов моделирования воздействия электростатического разряда и состоящий в представлении объекта воздействия ЭСР в виде эквивалентной электрической схемы и последующем ее моделировании с помощью программного обеспечения (ПО) для схемотехнического моделирования. Но в нашем случае мы ориентировались на ПО LTspice как наиболее распространенное. Нам важно, что данная программа не только моделирует аналоговые и цифровые схемы, но также эффективно выполняет моделирование переходных процессов. Соответствующая схемотехническая модель приведена на рис. 1.

Рисунок 1. Схемотехническая модель воздействия ЭСР на МОП-транзисторы

Рисунок 1. Схемотехническая модель воздействия ЭСР на МОП-транзисторы

Схемой предусмотрено воспроизведение формы и количественных характеристик импульса, происходящего при электростатическом разряде. При этом величина напряжения разряда VESD задавалась.

Ключ S1, индуктивность L1 и сопротивление R1 определяют форму и параметры разрядного импульса, задаваемого соответствующим стандартом.

Введение в электрическую схему рис. 1 индуктивности L2 и емкости Cpsb позволяет учитывать характеристики печатной платы, на которую смонтирован МОП-транзистор. Кроме того, данная модель позволяет проводить моделирование воздействия ЭСР на исследуемые транзисторы на системном уровне.

Емкость Cpsb определяется типом ПП и по своей величине может составлять от десятка до нескольких сотен пФ. Естественно, на этой емкости может накапливаться достаточно большой электрический заряд.

Согласно схеме Cpsb включена последовательно с емкостью затвор – исток МОП-транзистора Сgs.

При электростатическом разряде накопленный заряд в течение очень короткого времени перераспределяется между емкостями и через заземленный вывод транзистора уходит на «землю». Этим и обусловлено наличие переходного процесса в электрической цепи, который обуславливает появление в ней импульса высокого напряжения.

Нас будет интересовать максимальная величина амплитуды напряжения этого импульса, возникающего между изолированным затвором и истокам, т.к. именно эта величина определяет, будет пробит подзатворный оксид или нет. Критерием, как мы отмечали выше, является значение 75-80 В. Если напряжение между затвором и истокам в момент прохождения импульса превысит 75 В, то с большой вероятностью произойдет пробой оксидного слоя и транзистор выйдет из строя.

Так как максимальная амплитуда импульса наблюдается в его начальной части мы будем следить за изменением напряжения затвор – исток в первые 20-60 нс переходного процесса при ЭСР.

С использованием разработанной методики было проведено компьютерное моделирование влияния емкости печатной платы на величины напряжений затвор – исток ряда МОП-транзисторов и выявлены условия восприимчивости МОП-транзисторов к воздействию электростатических разрядов.

В качестве начальных объектов исследования были выбраны мощные МОП-транзисторы n-типа марки IRF, нашедшие широкое распространение в силовой электронике. Это полевые транзисторы с изолированным затвором.

Соответствующий подзатворный диэлектрический слой представляет собой тонкую пленку диоксида кремния, пробойное напряжение которого составляет 75-80 В. Для большей определенности примем, что критерием пробоя подзатворного оксида при моделировании будет величина 80 В.

Будем считать, что в зависимости от габаритов печатной платы и площади ее металлизации величина емкости Cpsb будет лежать в диапазоне от 30 до 1000 пФ. Именно в этом диапазоне мы будем исследовать влияние величины емкости печатной платы на переходный процесс в электрической схеме при ЭСР.

Исследования проводились при напряжениях разряда VESD от 100 до 600 В. При выбранном напряжении разряда исследовался переходный процесс изменения напряжения затвор – исток со временем разряда при различных величинах емкости печатной платы.

На рис. 2 показаны кривые изменения напряжения затвор – исток во время переходного процесса в транзисторе IRF-510 при напряжении разряда VESD = 200 В и емкостях печатной платы Cpsb = 5 пФ (кривая 1), 50 пФ (кривая 2), 100 пФ (кривая 3), 200 пФ (кривая 4), 300 пФ (кривая 5). Стационарное состояние напряжения достигалось за 4-30 нс.

 Рисунок 2. Напряжение затвор – исток во время переходного процесса в транзисторе IRF-510 при напряжении разряда VESD = 200 В и емкостях печатной платы Cpsb = 5 пФ (кривая 1), 50 пФ (кривая 2), 100 пФ (кривая 3), 200 пФ (кривая 4),300 пФ (кривая 5)

Рисунок 2. Напряжение затвор – исток во время переходного процесса в транзисторе IRF-510 при напряжении разряда VESD = 200 В и емкостях печатной платы Cpsb = 5 пФ (кривая 1), 50 пФ (кривая 2), 100 пФ (кривая 3), 200 пФ (кривая 4),300 пФ (кривая 5)

Мы видим, что при увеличении емкости печатной платы стационарные значения напряжений затвор – исток, к которым стремятся кривые переходного ЭСР-процесса, возрастают. При увеличении напряжения разряда кривые переходного процесса поднимаются, и значения стационарных напряжений возрастают, как видно из рис. 3, на котором они приведены для напряжения разряда 300 В.

Рисунок 3. Напряжение затвор – исток во время переходного процесса в транзисторе IRF-510 при напряжении разряда VESD = 300 В и емкостях печатной платы Cpsb = 5 пФ (кривая 1), 50 пФ (кривая 2), 100 пФ (кривая 3), 200 пФ (кривая 4),300 пФ (кривая 5)

Рисунок 3. Напряжение затвор – исток во время переходного процесса в транзисторе IRF-510 при напряжении разряда VESD = 300 В и емкостях печатной платы Cpsb = 5 пФ (кривая 1), 50 пФ (кривая 2), 100 пФ (кривая 3), 200 пФ (кривая 4),300 пФ (кривая 5)

Кривые переходного процесса для напряжений разряда 400 и 500 В имеют подобный характер.

На рис. 4 показано, как изменяются величины стационарных напряжений затвор –исток при изменении величин емкости печатной платы. Эти изменения, как и следовало ожидать из закона Ома, носят линейный характер, и наклоны кривых определяются величинами омических сопротивлений соответствующих емкостей печатной платы.

Рисунок 4. Зависимость стационарных значений напряжения затвор – исток от емкости печатной платы для разных напряжений VESD разряда: 1 – 200 В; 2 – 300 В; 3 – 400 В; 4 – 500 В. Пунктирная кривая показывает уровень напряжения пробоя подзатворного оксида для транзистора IRF-510

Рисунок 4. Зависимость стационарных значений напряжения затвор – исток от емкости печатной платы для разных напряжений VESD разряда: 1 – 200 В; 2 – 300 В; 3 – 400 В; 4 – 500 В. Пунктирная кривая показывает уровень напряжения пробоя подзатворного оксида для транзистора IRF-510

При этом надо иметь в виду, что емкость Cgs затвор – исток и емкость Cpsb печатной платы фактически образуют делитель напряжения (см. схему на рис. 1) и соотношение этих емкостей определяет напряжение затвор – исток. Напряжение на затворе равно напряжению разряда. Поэтому чем больше емкость печатной платы, тем меньше напряжение на истоке и, соответственно, больше напряжение Vgs затвор – исток. Когда растущее с увеличением Cpsb напряжение затвор – исток достигает величины пробивного напряжения 80 В, имеет место пробой подзатворного оксида.

Как видно из рис. 4, оксид при напряжении разряда 200 В пробивается, когда емкость печатной платы составит 260 пФ. При увеличении напряжения разряда пробой подзатворного оксида наблюдается, как и следовало ожидать, применьших значениях емкости печатной платы. При напряжении разряда 500 В пробой подзатворного оксида происходит при существенно меньшем значении емкости печатной платы, составляющем всего 80 пФ.

Емкость затвор – исток Сgs транзистора IRF-510 составляет 155 пФ. Для сравнения нами были выбраны МОП-транзисторы того же типа – IRF-520, имеющие большую емкость Сgs, составляющую 305 пФ, и IRF-7201 с еще большей емкостью 660 пФ.

Кривые изменения напряжения затвор – исток во время переходного процесса при напряжении разряда VESD = 300 В в случае транзистора IRF-520 показаны на рис. 5, а для транзистора IRF-7201 – на рис. 6.

Рисунок 5. Напряжение затвор – исток во время переходного процесса в транзисторе IRF-520 при напряжении разряда VESD = 300 В и емкостях печатной платы Cpsb = 100 пФ (кривая 1), 200 пФ (кривая 2), 300 пФ (кривая 3), 400 пФ (кривая4), 500 пФ (кривая 5)

Рисунок 5. Напряжение затвор – исток во время переходного процесса в транзисторе IRF-520 при напряжении разряда VESD = 300 В и емкостях печатной платы Cpsb = 100 пФ (кривая 1), 200 пФ (кривая 2), 300 пФ (кривая 3), 400 пФ (кривая4), 500 пФ (кривая 5)

Рисунок 6. Напряжение затвор – исток во время переходного процесса в транзисторе IRF-7201 при напряжении разряда VESD = 300 В и емкостях печатной платы Cpsb = 100 пФ (кривая 1), 200 пФ (кривая 2), 300 пФ (кривая 3), 400 пФ (кривая 4), 500 пФ (кривая 5)

Рисунок 6. Напряжение затвор – исток во время переходного процесса в транзисторе IRF-7201 при напряжении разряда VESD = 300 В и емкостях печатной платы Cpsb = 100 пФ (кривая 1), 200 пФ (кривая 2), 300 пФ (кривая 3), 400 пФ (кривая 4), 500 пФ (кривая 5)

При сопоставлении рис. 5 и 6 с рис. 4, на котором приведено семейство кривых переходного процесса для этого же напряжения разряда, но для транзистора IRF-510, мы видим, что влияние величины емкости печатной платы на изменение напряжения затвор – исток в случае транзистора IRF-520 слабее, а в случае IRF-7201 еще слабее.

Если для транзистора IRF-510 с емкостью печатной платы 200 пФ стационарное значение напряжения затвор – исток Vgs после разряда составляет 100 В, то для транзистора IRF-520 Vgs составляет 50 В, а для IRF-7201 – только 40 В.

Изменения величин стационарных напряжений затвор – исток при изменении значений емкости печатной платы для транзистора IRF-520 показаны на рис. 7, а для транзистора IRF-7201 – на рис. 8. Характер этих изменений также линейный.

Рисунок 7. Зависимость стационарных значений напряжения затвор – исток от емкости печатной платы для разных напряжений VESD разряда: 1 – 200 В; 2 – 300 В; 3 – 400 В; 4 – 500 В. Пунктирная кривая показывает уровень напряжения пробоя подзатворного оксида для транзистора IRF-520

Рисунок 7. Зависимость стационарных значений напряжения затвор – исток от емкости печатной платы для разных напряжений VESD разряда: 1 – 200 В; 2 – 300 В; 3 – 400 В; 4 – 500 В. Пунктирная кривая показывает уровень напряжения пробоя подзатворного оксида для транзистора IRF-520

Рисунок 8. Зависимость стационарных значений напряжения затвор – исток от емкости печатной платы для разных напряжений VESD разряда: 1 – 200 В; 2 – 300 В; 3 – 400 В; 4 – 500 В; 5 – 600 В. Пунктирная кривая показывает принятый нами уровень напряжения пробоя подзатворного оксида для транзистора IRF-7201

Рисунок 8. Зависимость стационарных значений напряжения затвор – исток от емкости печатной платы для разных напряжений VESD разряда: 1 – 200 В; 2 – 300 В; 3 – 400 В; 4 – 500 В; 5 – 600 В. Пунктирная кривая показывает принятый нами уровень напряжения пробоя подзатворного оксида для транзистора IRF-7201

Основные отказы МОП-транзисторов связаны с несобственным пробоем подзатворного оксида, который обусловлен его дефектами [18].

Напряженность электрического поля, соответствующего этому механизму пробоя, составляет согласно [19] от 8·108 до 10·108 В/м, что при обычной толщине оксида в мощных МОП-транзисторах порядка 100 нм дает величину напряжения пробоя 80-100 В.

В [20] указывается, что при толщинах оксидного слоя в мощных МОП-транзисторах около 100 нм значения напряжения пробоя не превышают 100 В. Эти величины хорошо согласуются с приведенным в [12] значением величины напряжения пробоя для МОП-транзисторов серии IRF, составляющим 75-80 В.

В согласии с изложенным нами было принято, что пробою подзатворного оксида исследуемых нами транзисторов соответствует напряжение затвор – исток 80 В. На рис. 4, 7 и 8 уровень напряжения, соответствующий пробою, показан пунктирной линией.

Мы видим, что при одном и том же напряжении разряда оксид в IRF-7201 пробивается при гораздо больших емкостях печатной платы, чем в IRF-520 и тем более в IRF-510. Так, при напряжении разряда 200 В оксид в IRF-7201 пробивается при емкости печатной платы, превышающей 880 пФ, в IRF-520 – выше 610 В, а в IRF-510 – выше 265 пФ.

Если для транзистора IRF-510 с емкостью печатной платы 200 пФ оксид пробивается при напряжении разряда 260 В, то у МОП-транзистора IRF-7201 с такой же емкостью печатной платы напряжение затвор – исток, при котором пробивается оксид, составляет 600 В.

Величины емкости печатной платы, при которых происходит пробой подзатворного оксида для различных напряжений разряда, для удобства рассмотрения сведены в таблицу 1.

Таблица 1. Величины емкости печатной платы, при которых происходит пробой подзатворного оксида, для различных напряжений разряда

Напряжение разряда, VESD, В 200 300 400 500 600
Емкость печатной платы, Cpsb, пФ IRF-7201 880 450 300 220 180
IRF-520 640 360 260 180 -
IRF-510 265 170 115 85 -

Для удобства рассмотрения на рис. 9 показан график, связывающий напряжение разряда и емкости ПП, при которых происходит пробой.

 

Рисунок 9. Связь между напряжением электростатического разряда, попадающего в цепь МОП-транзистора, и емкостью печатной платы, начиная с которой происходит пробой подзатворного оксида: 1 – IRF-7201; 2 – IRF-520; 3 – IRF-510

Итак, в результате компьютерного моделирования установлено, что влияние емкости печатной платы Cpsb на величину напряжения пробоя подзатворного оксида заметнее всего проявляется у транзистора IRF-510. У IRF-520 это влияние сказывается слабее, а у IRF-7201 – значительно слабее.

Соответственно, при одном и том же напряжении разряда пробой подзатворного оксида у IRF-520 происходит при больших емкостях печатной платы, чем у IRF-510, а у IRF-7201 – при еще больших емкостях. Если в цепи с IRF-510 проходит импульс электростатического разряда с амплитудой напряжения (напряжением разряда) 500 В, то, чтобы не происходило пробоя подзатворного оксида, емкость печатной платы не должна превышать 85 пФ. В то же время припрохождении такого же импульса в цепи с IRF-520 пробой подзатворного оксида будет происходить, когда емкость печатной платы будет равна или превысит 180 пФ, а в цепи с IRF7201 – 220 пФ.

Печатные платы, у которых медные металлические проводники занимают заметную площадь, могут приводить к накоплению достаточного заряда, приводящего к пробою подзатворного оксида, и требуется защита такого транзистора отЭСР. Это относится ко всем МОП-транзисторам, имеющим достаточно малую емкость затвор – исток. Одним из эффективных способов такой защиты является использование в электрической схеме TVS-защитных диодов.

Заключение

Выполнено компьютерное моделирование воздействия электростатических разрядов на мощные МОП-транзисторы серии IRF. Исследовано влияние емкости печатной платы на напряжение затвор – исток транзисторов. Показано, что чем меньше величина емкости затвор – исток транзистора, тем больше возрастает напряжение затвор – исток при увеличении емкости печатной платы. Установлена связь между напряжением разряда, при котором происходит пробой подзатворного оксида, и емкостью печатной платы. Показано, что мощным МОП-транзисторам, имеющим незначительные емкости затвор – исток, следует предусматривать схемотехническую защиту от ЭСР с использованием защитных TVS-диодов.

Исследование осуществлено в рамках Программы фундаментальных исследований НИУ ВШЭ в 2018 году.

  1. Кечиев Л.Н., Пожидаев Е.Д. Защита электронных средств от воздействия статического электричества. – М.: ИД «Технологии», 2004. – 346 с.
  2. Строгонов А., Горлов М. Воздействие электростатических разрядов на интегральные схемы. // «Компоненты и технологии», № 2, 2008 г. – С. 126-130.
  3. Карпович М.С., Лысь В.Д. Разработка электростатической защиты элементов ввода-вывода интегральных микросхем, выполненных по субмикронной высоковольтной КМОП-технологии. // «Вестник СибГУТИ», № 3, 2015 г. – С. 55-65.
  4. H. Anzai, Y. Tosaka, K. Suzuki, T. Nomura, S. Satoh. Equivalent circuit model of ESD protection devices. FUJITSU Sci. Tech. J., 2003, v. 31, № 1, p. 119-127.
  5. Acitive discharge model (CDM) electrostatic discharge (ESD) test // AEC – Q101-005 – REV. July 19, 2006.
  6. R. Liang. Design considerations for system-level ESD circuit protection. Analog Applications Journal High-Performance Analog Products 4Q 2012, p. 28-31.
  7. Пожидаев Е.Д. и др. Повышение стойкости космических аппаратов к воздействию поражающих факторов электризации. // «Космонавтика и ракетостроение», № 1, 2003 г. – С. 32–35.
  8. E.D. Pozhidaev, V.S. Saenko, A.E. Abrameshin, “Modelirovanie i ehksperimentalnoe issledovanie rabochih harakteristik radiotekhnicheskih uzlov vypolnennyh na pechatnyh platah s povyshennoj ustojchivostyu k ehlektrostaticheskim razryadam (Simulation and the experimental study of characteristics of the radio engineering nodes executed on PCB with the increased resistance to ESD), Tekhnologii ehlektromagnitnoj sovmestimosti - Technologies of electromagnetic compatibility. vol. 56, no.1, pp. 34-40, 2016.
  9. Структуры интегральных МОП-транзисторов – https://helpiks.org/7-69025.html.
  10. Industry Council on ESD Target Levels. – White Paper 2: A Case for Lowering Component Level CDM ESD Specifications and Requirements, April, 2010.
  11. Colnar J., Trotman J., Petrice R. Decreased CDM ratings for ESD-sensitive devices in printed circuit boards // In Compliance. – 2010. – September. – Pp. 38-41.
  12. International Rectifier. – ESD Testing of MOS Gated Power Transistors. Application Note AN-986 – http://www.irf.com/technical-info/appnotes/an-986.pdf.
  13. https://pdf1.alldatasheet.com/datasheet-pdf/view/89534/IRF/IRF7201.html.
  14. https://pdf1.alldatasheet.com/datasheet-pdf/view/22389/STMICROELECTRONICS/IRF520.html.
  15. https://pdf1.alldatasheet.com/datasheet-pdf/view/250765/VISHAY/IRF510.html.
  16. Kechiev L., Kuznetzov V. V. Charged Board Model ESD Simulation for PCB Mounted MOS Transistors // IEEE Transactions on Electromagnetic Compatibility. 2015. Vol. 57. № 5. P. 947-954.
  17. Константинов А.А., Лисовский А.А. Воздействие импульсных помех на стабильность работы микропроцессорных устройств//III Международная конференция молодых ученых «Интеграция науки и техники». 2013.
  18. Барышев В.Г., Столяров А.А. Исследование дефектности тонкопленочного диэлектрика методом микропробоя // Электронная техника. Сер. «Материалы». 1983, вып. 9. – С. 72-74.
  19. Osburn C. M., Weitzman E. J. Electrical Conduction and Dielectric Breakdown in Silicon Dioxide Films on Silicon. Journal of the electrochemical society // Solid-state science and technology, 1972. Vol. 119(5). P. 591-596.
  20. В.Ф. Зинченко, К.В. Лаврентьев, В.В. Емельянов, А.С. Ватуев. Сравнительный анализ механизмов пробоя тонких окислов SiO2 в структурах металл-окисел-полупроводник при воздействии тяжелых заряженных частиц и импульсного электрического напряжения. // «Журнал технической физики», 2016. Т. 86, № 2. – С. 30-36.

Ключевые слова: компьютерное моделирование, электростатические разряды, мощные МОП-транзисторы, напряжение затвор – исток, печатная плата, емкость.


Computer simulation for the impact of electrostatic discharges on the power MOS transistors taking into account the influence of the capacitance of the printed circuit board

Konstantinov Yu.A., Gorlanov E.S., Pozhidaev E.D., Tumkovskiy S.R.

National Research University Higher School of Economics, ul. Myasnitskaya 20, Moscow, 101000 Russia

Abstract: Computer simulation for the impact of electrostatic discharges (ESD) on the power IRF series MOS transistors have been carried out. The influence of the printed circuit board (PCB) capacitance values on the transistor gate-source voltage is investigated. This influence is significant for transistors with low gate – source capacitance was found. The relation between the ESD voltage and capacitance, from which occurs breakdown of the gate oxide is found. It is shown that the power MOS transistors with the gate – source low capacitance should be ESD protected using a TVS diodes.

Keywords: Computer simulation, electrostatic discharges, power MOS transistors, gate-source voltage, printed circuit board, capacitance.


Комментарии отсутствуют

Добавить комментарий

Комментарии могут оставлять только зарегистрированные пользователи

               Copyright © Системный администратор

Яндекс.Метрика
Tel.: (499) 277-12-41
Fax: (499) 277-12-45
E-mail: sa@samag.ru