|
Источник: 3DNews - Daily Digital Digest
|
Просмотров: 1477 |
 Компания TSMC на этой неделе уже анонсировала освоение новой ступени литографических технологий, получившей условное обозначение N6. В пресс-релизе сообщалось, что данная ступень литографии будет доведена до стадии рискового производства к первому кварталу 2020 года, но только стенограмма квартальной отчётной конференции TSMC позволила узнать новые подробности о сроках освоения так называемой 6-нм технологии.
Следует напомнить, что TSMC уже серийно выпускает широкую номенклатуру 7-нм изделий — в минувшем квартале они формировали 22 % выручки компании. По прогнозам руководства TSMC, в текущем году на долю техпроцессов N7 и N7+ будет приходиться не менее 25 % выручки. Второе поколение 7-нм техпроцесса (N7+) подразумевает более широкое применение литографии со сверхжёстким ультрафиолетовым излучением (EUV). В то же время, как подчёркивают представители TSMC, именно полученный при внедрении техпроцесса N7+ опыт позволил компании предложить клиентам техпроцесс N6, который полностью повторяет по экосистеме проектирования N7. Это позволяет разработчикам в кратчайшие сроки и с минимальными материальными затратами перейти с N7 или N7+ на N6. Генеральный директор Си Си Вэй (C.C. Wei) на квартальной конференции даже выразил уверенность, что все клиенты TSMC, использующие 7-нм техпроцесс, перейдут на использование 6-нм технологии. Ранее он в аналогичном контексте упоминал о готовности «почти всех» пользователей 7-нм техпроцесса TSMC мигрировать на 5-нм техпроцесс.
Уместно будет пояснить, какие преимущества обеспечивает 5-нм техпроцесс (N5) в исполнении TSMC. Как признался Си Си Вэй, по продолжительности жизненного цикла N5 будет одним из самых «долгоиграющих» в истории компании. При этом от 6-нм техпроцесса с точки зрения разработчика он будет существенно отличаться, поэтому переход на 5-нм нормы проектирования потребует существенных усилий. Например, если 6-нм техпроцесс по сравнению с 7-нм обеспечивает увеличение плотности размещения транзисторов на 18 %, то разница между 7-нм и 5-нм будет достигать 80 %. С другой стороны, прирост быстродействия транзисторов при этом не превысит 15 %, так что тезис о замедлении действия «закона Мура» в данном случае подтверждается.
Читать всю статью
Источник: Алексей Разин / 3DNews - Daily Digital Digest
Фото: 3DNews - Daily Digital Digest
Facebook
Мой мир
Вконтакте
Одноклассники
Google+
|
|
TSMC: переход от 7 нм к 5 нм повышает плотность размещения транзисторов на 80 %
